Vhdl Là Gì

 - 

VHDL là gì?

VHDL là 1 trong ngôn từ miêu tả phần cứng. Nó diễn đạt buổi giao lưu của một mạch điện tử hoặc khối hệ thống, từ bỏ đó mạch đồ vật lý hoặc khối hệ thống rất có thể được tiến hành.

Bạn đang xem: Vhdl là gì

VHDL là viết tắt của cụm từ Very High Speed Intergrated Circuit Hardware Description Language – ngữ điệu thể hiện phần cứng cho những mạch tích phù hợp vận tốc không hề nhỏ. VHDL là ngôn ngữ trình bày Hartware được cải cách và phát triển sử dụng mang lại công tác VHSIC (Very High Speed Intergrated Circuit) của bộ quốc phòng Mỹ. Mục tiêu của Việc phát triển VHDL là đã đạt được một ngôn từ thể hiện Hartware tiêu chuẩn chỉnh cùng thống nhất có thể chấp nhận được trở nên tân tiến thể nghiệm những khối hệ thống số nhanh hao hơn cũng giống như có thể chấp nhận được dễ ợt đưa những hệ thống đó vào ứng dụng vào thực tiễn.

Hai vận dụng chủ yếu của VHDL là vào nghành nghề dịch vụ PLD ( Programmable Logic Device – Thiết bị ngắn gọn xúc tích có thể lập trình sẵn (bao hàm CPLD – Complex Programmable Logic Device cùng FPGA – Field Programmable Gate Array) với trong lĩnh vực ASIC (Application Specific Integrated Circuit – Mạch tích thích hợp dành riêng cho ứng dụng). lúc công tác VHDL được viết, nó có thể được thực hiện nhằm tiến hành mạch trong một vật dụng hoàn toàn có thể thiết kế (của Altera, Xilinx, Atmel, v.v.) hoặc rất có thể được gửi mang lại xưởng để chế tạo chip ASIC. Hiện nay, nhiều chip thương mại phức hợp (ví như vi điều khiển) có phong cách thiết kế theo cách tiếp cận như thế.

Ưu điểm của VHDL

Tính công cộng: VHDL được cách tân và phát triển sau sự bảo trợ của chính phủ Mỹ cùng bây chừ là một trong tiêu chuẩn chỉnh của IEEE, VHDL không thuộc sở hữu của bất kỳ cá thể xuất xắc tổ chức như thế nào. Do đó VHDL được cung cấp của rất nhiều công ty cấp dưỡng sản phẩm cũng tương tự nhiều bên cung ứng vẻ ngoài xây đắp tế bào rộp hệ thống. Ðây là một ưu điểm nổi bật của VHDL, góp VHDL trngơi nghỉ buộc phải ngày dần phổ biến.Khả năng cung cấp những technology với phương pháp thiết kế: VHDL chất nhận được xây dựng bằng các phương pháp như phương pháp kiến thiết trường đoản cú bên trên xuống, tốt từ bỏ bên dưới lên phụ thuộc những tlỗi viện gồm sẵn. Vậy nên VHDL có thể giao hàng xuất sắc mang đến các mục đích xây dựng khác nhau, từ các việc thi công các phần tử thông dụng đến việc xây cất những IC vận dụng đặc biệt (Application Specified IC).Ðộc lập cùng với công nghệ: VHDL trọn vẹn độc lập cùng với công nghệ sản xuất Hartware. Một thể hiện khối hệ thống dùng VHDL kiến tạo ở tầm mức cổng hoàn toàn có thể được đưa thành những phiên bản tổng thích hợp mạch không giống nhau tuỳ trực thuộc vào technology chế tạo Hartware như thế nào được sử dụng (cần sử dụng CMOS, nMOS, hay GaAs). Ðây cũng là một trong ưu điểm đặc biệt quan trọng của VHDL nó chất nhận được tín đồ kiến tạo không bắt buộc quyên tâm cho công nghệ Hartware khi kiến tạo khối hệ thống, như thế khi gồm một technology sản xuất Hartware new thành lập và hoạt động nó có thể được vận dụng ngay lập tức cho những hệ thống đã thiết kế.Khả năng diễn tả msinh hoạt rộng: VHDL có thể chấp nhận được mô tả hoạt động của Hartware tự nút hệ thống số (vỏ hộp đen) cho đến nút cổng. VHDL có chức năng trình bày buổi giao lưu của hệ thống bên trên nhiều nấc cơ mà chỉ áp dụng một cú pháp nghiêm ngặt thống nhất đến các nấc. Nlỗi cố gắng ta rất có thể mô bỏng một bạn dạng xây đắp bao hàm cả các hệ con được diễn đạt ở mức cao cùng những hệ con được miêu tả cụ thể.Khả năng thương lượng kết quả: Vì VHDL là 1 trong tiêu chuẩn chỉnh được đồng ý, bắt buộc một quy mô VHDL có thể chạy xe trên rất nhiều cỗ tế bào rộp đáp ứng được tiêu chuẩn VHDL cùng những công dụng bộc lộ khối hệ thống hoàn toàn có thể được trao đổi thân các đơn vị kiến thiết sử dụng lao lý thi công không giống nhau nhưng lại cùng tuân thủ theo đúng chuẩn VHDL. mà còn, một tổ xây đắp có thể Bàn bạc diễn tả mức cao của các khối hệ thống nhỏ vào một hệ thống; trong khi những hệ nhỏ kia được thiết kế hòa bình.Khả năng cung ứng xây dựng nút Khủng với khả năng sử dụng lại các thiết kế: VHDL được cách tân và phát triển nhỏng một ngôn từ thiết kế bậc cao, vì vậy nó có thể sử dụng để thiết kế một hệ thống lớn với sự tđam mê gia của một tổ không ít người. Bên vào ngôn ngữ VHDL có tương đối nhiều nhân kiệt cung ứng vấn đề cai quản, thử nghiệm với chia sẻ kiến tạo. VHDL cũng chất nhận được cần sử dụng lại các phần đã gồm sẵn.

Quy trình kiến thiết mạch bởi VHDL

Nlỗi đề cập sống trên, một trong các lớn những ứng dụng của VHDL là sản xuất những mạch hoặc khối hệ thống trong trang bị hoàn toàn có thể thiết kế được (PLD hoặc FPGA) hoặc trong ASIC. Việc sản xuất ra vi mạch sẽ tiến hành chia thành 3 tiến độ như sau:

Giai đoạn 1:

Chúng ta ban đầu kiến tạo bởi viết mã (code) VHDL. Các cửa hàng chế tạo khác biệt nhỏng XILINX, Altera, v.v. hỗ trợ những dụng cụ trở nên tân tiến ứng dụng của riêng rẽ bọn họ nlỗi XILINX ISE, Altera Quartus, v.v. nhằm sửa đổi, biên dịch và tế bào bỏng mã VHDL. Mã VHDL này sẽ tiến hành giữ vào file gồm đuôi là .vhd và có tên với thương hiệu thực thể. Mã VHDL sẽ được biểu hiện sống cung cấp biến hóa tkhô cứng ghi (RTL – Resister Transfer Level).

*
*

Cấu trúc của công tác VHDL nlỗi sau:

LIBRARY library_name;

USE library_name.package_name.package_parts;

ENTITY entity_name IS PORT ( port_name : signal_mode signal_type; port_name : signal_mode signal_type; …);END entity_name;

ARCHITECTURE architecture_name OF entity_name ISBEGIN (code)END architecture_name;

Knhị báo tlỗi viện

Thư viện chứa tất cả những đoạn code thường xuyên được sử dụng. Nó vẫn chất nhận được bọn họ thực hiện lại các lần. Ngoài ra, thỏng viện rất có thể được share với những xây dựng khác.

Để knhì báo thư viện (tức thị làm cho nó hiển thị vào thiết kế) rất cần phải gồm nhị dòng lệnh, dòng trước tiên ban đầu bởi trường đoản cú khóaLIBRARY tên thư viện (chú ý là VHDL ko biệt lập chữ hoa chữ thường). Sau kia bên trên từng chiếc sau đó vẫn knhị báo những gói tlỗi viện con nhưng thi công đã sử dụng, từng cái đề xuất chấm dứt bằng vệt “;”.

LIBRARY library_name;USE library_name.package_name.package_parts;

Có ba thư viện thường xuyên được áp dụng vào toàn bộ các lịch trình VHDL.

ieee.std_logic_116standardwork

Tuy nhiên, lúc viết lịch trình, bọn họ chỉ việc khai báo thư viện ieee do nhì tlỗi viện còn lại là thư viện mặc định.

Mục đích của 3 gói/tlỗi viện được nói nghỉ ngơi trên là như sau: gói std_logic_1164 của thư viện ieee cho thấy một hệ súc tích đa mức; std là một thỏng viện tài nguim (đẳng cấp dữ kiệu, i/o text..) đến môi trường thiên nhiên kiến thiết VHDL và thư viện work được thực hiện lúc chúng ta lưu giữ xây cất ( tệp tin .vhd, những tệp tin được tạo bởi vì lịch trình dịch cùng công tác tế bào phỏng…).

Bây giờ đồng hồ để thêm những gói tlỗi viện cùng 1 phần của nó, tự khóa USE được sử dụng cùng với thương hiệu thỏng viện, các gói thư viện cùng những phần gói. lấy ví dụ trong thư viện IEEE, gói là std_logic_1164 cùng để thêm toàn bộ những phần của chính nó, chúng ta cũng có thể viết

LIBRARY ieeeUSE ieee.std_logic_1164.all

ENTITY (thực thể)

Sau knhì báo tlỗi viện là Entity. Đây là yếu tắc chính của một cấu trúc chương trình VHDL.

Một knhì báo Entity được dùng để thể hiện tiếp xúc I/O của mạch xây dựng. Phần thân của phong cách thiết kế bao hàm miêu tả sự thực hiện bên trong của thực thể kia, bộc lộ links giữa các entity, xử trí cùng yếu tắc, những hàm, toán thù hạng…. Trong một xây đắp sẽ có rất nhiều entity link với nhau để thực hiện tính năng mong ước.

Khai báo Entity bao hàm các list thông số của toàn bộ các đầu vào cùng áp ra output những PORT (cổng) của mạch. Cú pháp của chính nó được hiển thị tiếp sau đây.

ENTITY entity_name IS PORT ( port_name : signal_mode signal_type; port_name : signal_mode signal_type; …);END entity_name;

Knhì báo thực thể bước đầu bằng trường đoản cú khóa ENTITY tiếp nối làtên của thực thể cùng sau cùng là trường đoản cú khóa IS. Người viết công tác phải đặt tên mang đến thực thể thường xuyên tương quan mang đến một mạch sẽ có thiết kế như ‘mux,’ ‘decoder,’ ‘adder,’ ‘counter’, v.v. (nguyên tắc phổ biến mang đến ngẫu nhiên chương trình VHDL như thế nào là tên gọi file chương trình phải tương đương với tên thực thể).

Xem thêm: Nguồn Gốc Câu: Hỏi Thế Gian Tình Là Gì? Stt Thất Tình Là Gì Nguồn Gốc Câu: Hỏi Thế Gian Tình Là Gì

Bên vào thực thể, những chân nguồn vào – đầu ra output của mạch được knhì báo bởi từ khóa PORT.

PORT (tức là những chân giao tiếp) được knhị báo với port_name, signal_mode và signal_type.

port_name – là tên gọi của đôi bàn chân đầu vào – cổng đầu ra vì fan viết công tác từ bỏ đặt.

signal_mode – tất cả tứ loại chế độ IN, OUT, INOUT cùng BUFFER.

+ IN: Chỉ có thể được đọc, nó chỉ được dùng cho các bộc lộ nguồn vào (chỉ được phép nằm bên phải phép gán).

+ OUT: Chỉ được dùng để gán quý giá, nó chỉ được dùng cho những Áp sạc ra (nó chỉ được nằm sát trái của phxay gán).

+ INOUT: cũng có thể được dùng để làm phát âm cùng gán quý giá. Nó có thể có nhiều rộng một phía tinh chỉnh và điều khiển (có thể nằm ở vị trí bên trái hoặc bên đề nghị phép gán).

+ BUFFER: cũng có thể được dùng làm gọi và gán quý giá (có thể nằm tại vị trí bên trái hoặc mặt yêu cầu phnghiền gán). Inout là một cổng nhị phía, còn Buffer là một cổng không tồn tại hướng.

signal_type – chỉ ra thứ hạng biểu hiện của một cổng, rất có thể là BIT, STD_LOGIC, INTEGER, …

entity_name (tên của thực thể) có thể đem một thương hiệu ngẫu nhiên, ngọai trừ các tù túng khóa của VHDL.

Sau khi knhì báo toàn bộ các chân giao tiếp, khai báo thực thể ngừng bằng từ bỏ khóa END theo sau là tên gọi thực thể.

Ví dụ: Cổng NAND 2 ngõ vào, knhì báo ENTITY như sau:

ENTITY nand_gate IS PORT (a, b : IN BIT; x : OUT BIT);END nand_gate;

ARCHITECTURE (Kiến trúc)

ARCHITECTURE là một trong những biểu đạt về cách thức mạch hoạt động (chức năng). Một thực thể hoặc mạch có thể được vận động theo không ít kiểu dáng khác nhau, chẳng hạn như hành động, cấu tạo hoặc một sự tổ hợp 2 phương pháp bên trên. Một phong cách thiết kế bao hàm những phần: Khai báo những những biểu đạt, hằng, knhị báo các kiểu dáng, các thành phần, tiếp sau là những tuyên bố (lệnh) tuần trường đoản cú hoặc đồng thời. Cú pháp cơ bản của architecture nlỗi sau:

ARCHITECTURE architecture_name OF entity_name ISBEGIN (code)END architecture_name;

Architecture đưa thông tin chi tiết nội bộ của một thực thể tức là phương pháp đầu vào – đầu ra output được liên kết với nhau. Nó diễn đạt hành động của mạch Tức là bí quyết mạch tạo thành Áp sạc ra cần thiết tự các đầu vào nhất mực.

Khai báo phong cách thiết kế bước đầu bằng từ khóa ARCHITECTURE theo sau là architecture_name và entity_name.

Từ khóa BEGIN cho thấy thêm phần bắt đầu của phần thân kiến trúc. Phần thân bao gồm các câu lệnh tuần trường đoản cú hoặc đồng thời biểu lộ tính năng mạch.

Phần thân phong cách thiết kế chấm dứt bởi từ bỏ khóa END theo sau là architecture_name.

Ví dụ: Đây là bản vẽ xây dựng của cổng NAND 2 nguồn vào có .

ARCHITECTURE myarch OF nand_gate ISBEGINx END myarch;

Có cha đẳng cấp mô hình khác nhau cho chỗ thân con kiến trúc:

Kiểu hoạt động của những luồng dữ liệu (Dataflow) – theo kiểu quy mô này, mạch được mô tả bằng phương pháp thực hiện các câu lệnh mặt khác.Kiểu hành động hoạt động (Behavioral) – vào phong cách mô hình này, mạch được biểu hiện bằng cách thực hiện những câu lệnh tuần từ.Kiểu cấu trúc (Structure) – theo kiểu mô hình này, mạch được trình bày bằng cách áp dụng các thành phần được kết nối với nhau.Kiến trúc theo phong cách hoạt động của những luồng dữ liệu (Dataflow)

Một bản vẽ xây dựng hình dáng luồng dữ liệu chỉ ra rằng một khối hệ thống dưới dạng biểu đạt bên cạnh đó của những luồng điều khiển và tinh chỉnh với dịch rời của dữ liệu. Nó thực hiện theo mẫu báo cáo hoặc mẫu mã buổi giao lưu của luồng dữ liệu kia, hoặc chủng loại thời hạn của những chức năng logic tổ hợp. Chẳng hạn như những cỗ cộng, bộ đối chiếu, cỗ lời giải, cùng những cổng xúc tích.

Ví dụ:

architecture DATAFLOW of FULL_ADDER is

signal S : BIT;

begin

S Kiến trúc theo phong cách hành vi vận động (Behavioral)

Một phong cách xây dựng loại hành động hoạt động chỉ ra rằng những chuyển động mà lại một hệ thống lẻ tẻ như thế nào đó yêu cầu thực hiện trong một chương trình, nó hệt như việc biểu đạt các quy trình chuyển động, dẫu vậy không hỗ trợ cụ thể cơ mà xây dựng được thực hiện ra sao. Thành phần hầu hết của Việc diễn tả theo kiểu hành động vào VHDL là process. Dưới đây là ví dụ chỉ ra rằng kiểu dáng diễn đạt theo kiểu hành động của một bộ cộng với thương hiệu là FULL_ADDER.

Xem thêm: “ Vùng Tối Của Mặt Trăng Là Gì Ở 'Vùng Tối' Mặt Trăng?

architecture BEHAVIOUR of FULL_ADDER is

begin

process (A,B,CIN)

begin

if ( A =’0′ và B =’0′ & CIN=’0′ ) then

SUM Kiến trúc theo kiểu cấu trúc (Structure)

Một phong cách thiết kế vẻ bên ngoài cấu tạo đã cho thấy sự triển khai cấu trúc theo hình thức sử dụng các knhị báo phần tử cùng những miêu tả của thành phần đó. ví dụ như tiếp sau đây chỉ ra rằng sự diễn đạt kết cấu của một bộ cộng FULL_ADDER nhỏng bên trên đang ra mắt.